当前位置: 首页 > news >正文

网站开发属于软件开发类吗拉新奖励的app排行

网站开发属于软件开发类吗,拉新奖励的app排行,只做乡村旅游的网站,网站如何做排名靠前系列文章 数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter) 系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符 算术运算符 …

系列文章

数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)


  • 系列文章
  • 算术运算符
  • 关系运算符
  • 相等关系运算符
  • 逻辑运算符
  • 按位运算符
  • 归约运算符
  • 移位运算符
  • 条件运算符
  • 连接和复制运算符


算术运算符

Verilog HDL中常用的算术运算符主要有五种,分别是加法(+)、减法(-)、乘法(*)、除法(/)和取模(%)。

算术操作结果的位宽。 算术表达式结果的长度由最长的操作数决定。 在赋值语句下,算术操作结果的长度由操作左端的目标长度决定。


关系运算符

关系运算符也是双目运算符,是对两个操作数的大小进行比较。关系运算符有大于(>)、小于(<)、大于等于(>=)和小于等于(<=)几种。

在进行关系比较时,如果成立则结果为“1”,否则返回的结果为“0”;若不确定则返回结果为不定值(x)。例如:10>15的结果为假(0),20>18的结果为真(1),而4’b1101<4’hx的结果为不定值(x)。


相等关系运算符

相等关系运算符是对两个操作数进行比较,比较的结果有三种:真(1)、假(0)和不定值(x)。Verilog HDL语言中有四种相等关系运算符:等于( == )、不等于( != )、全等(===)、非全等(! ==)。

“==”和“!=”称为逻辑等式运算符,其结果由两个操作数的值决定。

“ === ”和“ !== ”运算符则不同,它是对操作数进行按位比较,两个操作数必须完全一致,其结果才是1,否则为0。但是,若两个操作数对应位出现不定值x和高阻值z,则可认为是相同的。“ ===”和“!==”运算符常用于case表达式的判别,所以又称为“case等式运算符”。


逻辑运算符

逻辑运算符有三种,分别是逻辑与运算符(&&)、逻辑或运算符(||)、逻辑非运算符(!)。其中逻辑与和逻辑或是双目运算符,逻辑非为单目运算符。

逻辑运算符的操作数只能是逻辑0或者逻辑1。

三种逻辑运算符的真值表如下所示:

在这里插入图片描述

在逻辑运算符的操作过程中,如果操作数是1位的,那么1就代表逻辑真,0就代表逻辑假;如果操作数是由多位组成的,则当操作数每一位都是0时才是逻辑0值,只要有某一位为1,这个操作数就是逻辑1值。例如:寄存器变量a、b的初值分别为4’b1110和4’b0000,则 !a=0,!b=1,a&&b=0;a||b=1。

需注意的是,若操作数中存在不定态x,则逻辑运算的结果也是不定态,例如:a的初值为4’b1100,b的初值为4’b01x0,则 !a=0,!b=x,a&&b=x,a||b=x。


按位运算符

数字逻辑电路中,信号与信号之间的运算称为位运算。Verilog HDL提供了以下五种类型的位运算符:按位取反(**)、按位与(&)、按位或(**|**)、按位异或(**^**)、按位同或(**^)。

按位运算举例:

module bit_tb;reg[2:0]a;reg[4:0]b;initialbegina=5'b101;//运算的时候a自动变为5'b00101b=5'b11101;$display("%b",~a);//结果为3'b010$display("%b",~b);//结果为5'b00010$display("%b",a&b);	//结果为5'b00101 $display("%b",a|b); //结果为5'b11101$display("%b",a^b);	//结果为5'b11000          end
endmodule

归约运算符

归约运算符按位进行逻辑运算,属于单目运算符。由于这一类运算符操作的结果是产生1位逻辑值,因而被形象地称为缩位运算符。

Verilog HDL中,缩位运算符包括&(与)、| (或)、^ (异或)以及相应的非操作&、|、^、^。归约运算符的操作数只有一个。

归约运算符的运算过程是:设a是一个4位的寄存器型变量,它的四位分别是a[0]、a[1]、a[2]和a[3]。当对a进行缩位运算时,先对a[0]和a[1]进行缩位运算,产生1位的结果,再将这个结果与a[2]进行缩位运算,再接着是a[3],最后产生1位的操作结果。

归约操作举例:

module cut_tb;reg[5:0]a;initialbegina=6'b101011;$display("%b",&a);   	//结果为1'b0$display("%b",|a);    	//结果为1'b1$display("%b",^a);	 	//结果为1'b0end
endmodule

移位运算符

移位运算符有两种:左移位运算符(<<)、右移位运算符(>>)。运算过程是将左边(右边)的操作数向左(右)移,所移动的位数由右边的操作数来决定,然后用0来填补移出的空位。


条件运算符

条件运算符是Verilog HDL里唯一的三目运算符,它根据条件表达式的值来选择执行表达式,其表达形式为:<条件表达式>?<表达式1>:<表达式2>。其中,条件表达式的计算结果有真(1)、假(0)和不定态(x)三种。当条件表达式的结果为真时,执行表达式1,当条件表达式的结果为假时,执行表达式2。


连接和复制运算符

Verilog HDL语言中还有两个特殊的运算符:连接运算符({})和复制运算符({{}})。

连接运算符是把位于大括号({})中的两个或两个以上信号或数值用逗号(,)分隔的小表达式按位连接在一起,最后用大括号括起来表示一个整体信号,形成一个大的表达式。其格式为:{信号1的某几位,信号2的某几位,…,信号n的某几位}

重复运算符({{}}) 将一个表达式放入双重花括号中,复制因子放在第一层括号中。它为复制一个常量或变量提供了一种简便方法。

连接和复制操作举例:

module con_rep_tb;reg [2:0]a;reg [3:0]b;reg [7:0]c;reg [4:0]d;reg [5:0]e;initialbegina=3'b101;b=5'b1110;c={a,b};d={a[2:1],b[2:0]};e={2{a}};$display("%b",c);   	//结果为8'b01011110	$display("%b",d);	//结果为5'b10110$display("%b",e);	//结果为6'b101101end
endmodule

http://www.dt0577.cn/news/16568.html

相关文章:

  • 东莞专业微网站建设推广云搜索app
  • 东莞推广平台有哪些seo实战培训机构
  • 网站开发技术对比公司百度推广一年多少钱
  • 网站搬家图片怎么做网站优化价格
  • 网站开发系统存在的问题及进一步完善公司查询
  • css网站开发实录网站推广软件有哪些
  • 南京建设银行网站首页比较好的网络推广平台
  • WordPress搬家zblog太原自动seo
  • 金华市建设监理协会网站网站推广主要是做什么
  • 做网站能申报只是产权么免费b站推广网站入口
  • 温州专业做网站手机seo百度点击软件
  • 做网站备案做百度推广销售怎么找客户
  • 销售推广案例网站站长工具官网域名查询
  • 2018一级a做爰片免费网站湖南中高风险地区
  • 学校网站seo是什么意思seo是什么职位
  • css做的简单网站百度指数功能
  • wordpress在线监测短视频seo询盘获客系统
  • 手机建站平台可上传自己视频百度推广怎么优化
  • 济宁市兖州区城市建设局网站短视频seo软件
  • 160 作者 网站建设营销咨询公司排名前十
  • 网站等保如何做注册推广赚钱一个80元
  • 提卡网站怎么做刷赞网站推广空间免费
  • 北京手机网站建设郑州网络推广团队
  • 政府的网站是自己做的还是外包无锡网站优化公司
  • 南山区住房和建设局网站官网中国疾控卫生应急服装
  • 怎样在网站上做免费的网业站长之家seo综合
  • 网站开发好做吗营销方案包括哪些内容
  • 河南郑州网站建设国内网络销售平台有哪些
  • 河南省建设厅举报网站网店代运营公司哪家好
  • 公司建网站怎么建新闻今日要闻